Los chips de 2 nanómetros se han convertido en el nuevo símbolo de poder tecnológico. No solo prometen más rendimiento y menor consumo, también concentran en unos pocos milímetros de silicio una batalla industrial y geopolítica enorme entre fabricantes, países y grandes marcas de electrónica de consumo.
Cuando oímos hablar de “2 nm” solemos pensar que estamos midiendo el tamaño real de algo dentro del chip, pero la realidad es bastante más enrevesada. Hoy en día, el número de nanómetros identifica una generación de proceso más que una dimensión física concreta, lo que complica mucho comparar de forma directa lo que hacen TSMC, Intel, Samsung o cualquier otro actor del sector.
Qué significa realmente que un chip sea de 2 nm
Lo primero que hay que tener claro es que los 2 nm ya no describen con precisión la longitud de la puerta del transistor ni la separación real entre transistores. Durante años fue así, pero la industria ha ido estirando el término hasta convertirlo en una especie de “etiqueta comercial” que engloba densidad de transistores, rendimiento, consumo y varias optimizaciones de proceso.
En un lenguaje llano, podemos pensar en los nanómetros como una categoría: un “nodo de 2 nm” es un conjunto de técnicas de fabricación que permite meter cientos de millones de transistores en un milímetro cuadrado. En estos rangos, hablamos de del orden de 250 millones de transistores por mm² o incluso más, dependiendo del diseño y del fabricante.
Un nanómetro es la millonésima parte de un milímetro, así que los elementos críticos de un transistor de 2 nm son mucho más pequeños que muchos virus. A esas escalas, un desvío de apenas unos pocos átomos puede arruinar una estructura completa, de ahí que cualquier mejora dependa de una ingeniería de precisión brutal y de herramientas de litografía extremadamente avanzadas.
Además, a medida que bajamos de tamaño, la complejidad crece de forma desproporcionada: efectos cuánticos, fugas de corriente, calentamiento, errores de alineado, variaciones de materiales… Todo suma. Por eso, la industria ha tenido que cambiar la propia arquitectura de los transistores, pasando de FinFET a diseños Gate-All-Around (GAAFET), donde el canal queda rodeado por la compuerta para controlar mejor las corrientes.
La litografía EUV: la llave maestra de los 2 nm
Para fabricar chips de 2 nm de forma viable a nivel industrial, la industria depende de la litografía ultravioleta extrema o EUV (Extreme Ultraviolet). Esta tecnología utiliza luz de 13,5 nm para ir “dibujando” las estructuras sobre la oblea de silicio con una finura que no se puede conseguir con las generaciones previas.
La EUV es tan crítica porque reduce drásticamente el número de pasos de exposición y alineado necesarios. Sin ella, sería necesario repetir muchas veces el proceso sobre la misma capa, encadenando exposiciones múltiples (doble, triple, cuádruple patrón…) que multiplican los riesgos de error y encarecen el producto. A 2 nm, esa estrategia roza el límite de lo razonable.
Hay otro detalle clave: toda la industria EUV depende prácticamente de un único proveedor, ASML, la compañía neerlandesa que fabrica las máquinas capaces de trabajar con esta longitud de onda tan extrema. Estas herramientas son carísimas, enormemente complejas y están sujetas a un férreo control de exportaciones impulsado por Estados Unidos y sus aliados.
Eso significa que el acceso (o la prohibición de acceso) a EUV marca la línea entre los países y empresas que pueden competir en la élite de los 2 nm y los que no. Fabricantes como TSMC o Samsung disponen de estas máquinas y pueden usarlas para sus nodos más avanzados. Otros, como Huawei y el resto de la industria china, tienen que buscar alternativas creativas usando tecnologías de litografía más antiguas, como DUV.
TSMC: el gran dominador que abre la veda de los 2 nm
Si hablamos de quién manda en la fabricación de chips, TSMC es el jugador dominante con alrededor de un 60% del mercado de foundries. La compañía taiwanesa lleva años marcando el ritmo en nodos avanzados y su transición a los 2 nm es clave tanto para móviles como para centros de datos e inteligencia artificial.
Su nodo de 2 nm, conocido como N2, está pensado para mejorar de forma notable la eficiencia energética frente a los 3 nm actuales, al tiempo que aumenta la densidad de transistores. Según la información disponible, TSMC ha planificado el arranque de la producción en volumen de N2 para 2025, cumpliendo el calendario que había ido adelantando a sus grandes clientes.
La fabricación en masa se concentra en fábricas como la Fab 22, situada en Kaohsiung, en el sur de Taiwán, una planta diseñada específicamente para nodos punteros. Esta capacidad será fundamental para absorber la demanda de sectores como la IA generativa, los chips para centros de datos y, cómo no, los SoC móviles de nueva generación.
En paralelo, gigantes como Apple, NVIDIA, AMD, MediaTek y Qualcomm ya se han posicionado para reservar parte de la capacidad de 2 nm de TSMC. Apple, en concreto, habría asegurado más de la mitad de la producción inicial del nodo, algo que encaja con su estrategia de fabricación de Mac y estar siempre entre los primeros en adoptar la litografía más avanzada en sus procesadores de iPhone, iPad y Mac.
La batalla de los smartphones: Apple, Qualcomm y MediaTek al asalto de los 2 nm
En el terreno de los móviles, los 2 nm van a suponer la transición natural tras el ciclo de los buques insignia de 3 nm. La idea de la industria es que, cuando el nodo de 3 nm ya esté maduro y extendido, los modelos de gama más alta den el salto a 2 nm para seguir apretando consumo y potencia.
En este escenario, se espera que Apple estrene la generación de chips A20 y A20 Pro con proceso de 2 nm de TSMC. Estos SoC llegarían en su habitual ventana de presentación de septiembre, acompañando a la nueva hornada de iPhone de gama alta, y marcarían el listón de rendimiento y eficiencia para el resto del mercado.
Lo llamativo es que, según filtraciones y rumores, Qualcomm y MediaTek planean lanzar sus propios chips de 2 nm en ese mismo mes, rompiendo la costumbre de ir unos meses por detrás de Apple en la adopción del nodo de vanguardia. Hablamos de procesadores como el Snapdragon 8 Elite Gen 6 y su variante Pro por parte de Qualcomm, y del Dimensity 9600 en el caso de MediaTek.
La razón de esta sincronización tiene mucho que ver con los plazos de fabricación: el ciclo de producción del nodo de 2 nm es más largo que el de 3 nm, de modo que los diseños y las validaciones deben completarse antes para llegar a tiempo. Si todos terminan su trabajo en una ventana similar, el resultado es que los buques insignia de Apple y los Android más potentes podrían aterrizar prácticamente a la vez en el mercado.
De confirmarse este escenario, ningún fabricante tendría una ventaja clara en fecha de salida. Todos usarían el mismo proceso de TSMC y competirían, sobre todo, en arquitectura, optimización de consumo, integración de IA y experiencia de usuario. El resultado sería una lucha mucho más igualada en la gama más alta, algo que los usuarios agradecerán cuando comparen móviles con chips de 2 nm prácticamente en paralelo.
Intel: salto directo a 18A y presión por recuperar el terreno perdido
Mientras TSMC consolida su posición, Intel intenta rearmarse para volver a competir en procesos punteros. Tras años quedándose por detrás en nanómetros nominales, la compañía ha reformulado por completo su hoja de ruta y ha introducido una nueva nomenclatura de nodos, donde los 18A representan su apuesta más cercana al escalón de los 2 nm.
Según su vicepresidente de desarrollo tecnológico, Ben Sell, el nodo 18A habría alcanzado la madurez necesaria para su producción a gran escala en 2025. Este proceso se beneficiará de recursos redirigidos desde el nodo 20A, al que Intel ha decidido renunciar como producto comercial para ahorrar alrededor de 500 millones de dólares en costes.
El propio director financiero, Dave Zinsser, ha explicado que saltarse la comercialización del 20A es una medida de ahorro clave en un momento delicado para la compañía. Intel sigue inmersa en una profunda reestructuración, ajustando inversiones y reorientando su negocio hacia un modelo de foundry abierto similar al de TSMC, con el objetivo de fabricar chips para terceros además de los suyos.
Tanto el ex CEO de Intel, Pat Gelsinger, como directivos de Samsung han llegado a afirmar que sus compañías podrían superar a TSMC en los próximos años. Sobre el papel puede sonar a fanfarronada, pero también refleja que 18A y los nodos equivalentes de Samsung son vistos internamente como oportunidades estratégicas para recortar distancias o, al menos, no quedar descolgados de forma definitiva en la guerra de los 2 nm.
Más allá de la narrativa, la clave para Intel, igual que para TSMC o Samsung, será el rendimiento por oblea en los procesos más avanzados. Al principio, las tasas de éxito suelen ser bajas, y la meta compartida es alcanzar al menos un 70% de chips funcionales por oblea para que el nodo sea económicamente viable y atractivo para los clientes.
Samsung: preparada para 2 nm en plena reorganización interna
La posición de Samsung es algo más incómoda que la de TSMC, pero la compañía surcoreana no se ha bajado en ningún momento del tren de la litografía avanzada. Su intención es desplegar sus chips de 2 nm tanto en móviles como en computación de alto rendimiento entre 2025 y 2026, en una horquilla similar a la de TSMC.
Los últimos años no han sido especialmente amables con su división de semiconductores. Según datos de Gartner, los ingresos de Samsung en este segmento cayeron en torno a un 37,5% en 2023 respecto a 2022, en un contexto de enfriamiento general del mercado y exceso de inventario en memorias y otros componentes.
Para capear la situación, Samsung está revisando sus planes de expansión y ajustando plantilla, con el objetivo de encarar los próximos años con estructuras más ligeras y sostenibles. 2025 se dibuja como un ejercicio potencialmente complicado por la probable desaceleración global de la industria de los semiconductores.
Aun así, la empresa ha insistido en que está preparada para iniciar la producción a gran escala de chips de 2 nm. Su apuesta pasa también por la adopción de transistores tipo GAAFET, la optimización del consumo y el refinamiento de procesos para mejorar el rendimiento por oblea, un punto en el que ha tenido más dificultades que TSMC en nodos recientes.
En paralelo, directivos como Kye Hyun Kyung, antiguo responsable de la división de semiconductores, han llegado a pronosticar que Samsung podría superar a TSMC y a otros competidores en unos cinco años. Habrá que ver si la combinación de estrategia, inversión y clientes lo hace posible, pero está claro que los 2 nm son una pieza clave de ese plan.
Rapidus: el desafío japonés a los gigantes de los 2 nm
En medio del pulso entre los grandes nombres tradicionales, Japón ha decidido apoyar la creación de un nuevo actor: Rapidus. Se trata de una startup de semiconductores respaldada por el gobierno japonés que aspira a colarse en la élite de procesos avanzados y reducir la dependencia exterior del país en este terreno.
En 2025, Rapidus anunció haber fabricado su primer chip basado en tecnología de 2 nm, un hito importante para una empresa de nueva creación. Aunque no hablamos aún de producción en masa, este logro representa un primer paso serio para competir, al menos en la parte más alta de la cadena tecnológica.
Los chips de 2 nm que desarrolla Rapidus prometen, como los del resto de la industria, mayor rendimiento y mejor eficiencia energética, algo especialmente interesante para aplicaciones de inteligencia artificial, dispositivos conectados, vehículos inteligentes y centros de datos.
Sin embargo, el camino para esta startup no será sencillo. Aunque el avance técnico es notable, la compañía todavía tiene pocos clientes dispuestos a confiar producción crítica a un actor tan joven. En un sector donde cada fallo se paga carísimo, la reputación y los años de experiencia pesan mucho.
El caso Rapidus es especialmente interesante para ecosistemas de startups en regiones como Latinoamérica. Demuestra que, incluso con apoyo estatal y tecnología puntera, entrar en una industria tan intensiva en capital y tan concentrada como la de los semiconductores requiere no solo I+D, sino también una estrategia robusta de negocio, alianzas internacionales y una propuesta de valor muy clara.
Huawei y la carrera alternativa hacia “clase 2 nm” sin EUV
Mientras los grandes con acceso a EUV avanzan por la vía principal, Huawei se ve obligada a buscar caminos laterales para acercarse a los 2 nm. Las sanciones lideradas por Estados Unidos impiden a la compañía china comprar equipos EUV de ASML o fabricar libremente en foundries avanzadas como TSMC, lo que complica mucho su presencia en la vanguardia de la miniaturización.
Pese a ello, la recuperación de Huawei ha sido impresionante. La firma ha recuperado el liderazgo en móviles en China con sus chips Kirin 5G, ha consolidado su gama alta con la familia Mate 80 y los Kirin 9030, y ha ido sustituyendo pieza a pieza componentes extranjeros, desde sensores de cámara hasta procesadores para ordenadores como su Ascend.
Ahora, el gran objetivo es romper el bloqueo en nodos avanzados. Para ello, Huawei ha solicitado varias patentes que describen procesos de fabricación capaces, al menos teóricamente, de alcanzar densidades comparables a los 2 nm usando litografía DUV (Deep Ultraviolet), una tecnología más antigua a la que China sí tiene acceso.
Una de esas patentes, presentada formalmente en 2022 y hecha pública en detalle en 2025, plantea un método de integración de metales centrado en el proceso BEOL (Back-End-Of-Line), es decir, la fase en la que se interconectan los transistores mediante finísimas líneas metálicas. El objetivo es reducir el espaciado entre estas líneas por debajo de los 21 nm incluso sin EUV.
La clave de este planteamiento está en supervitaminar la litografía DUV con técnicas de patrones múltiples y autoalineados. Básicamente, se trata de repetir el proceso de exposición varias veces sobre la misma capa, utilizando esquemas de patrón cuádruple y estructuras tridimensionales más sofisticadas para “forzar” una resolución efectiva mucho mayor de la que, en teoría, permite la herramienta de partida.
Metal pitch, EPE y los límites físicos de exprimir DUV
Para entender la ambición de estas patentes, hay que fijarse en conceptos como el espaciamiento de metal o metal pitch. Este término se refiere a la distancia mínima entre las líneas metálicas que conectan los transistores dentro del chip. Cuanto menor es esa distancia, más compacta y rápida puede ser la interconexión, pero también más delicado se vuelve el proceso.
Huawei plantea usar una combinación de doble mascarilla dura fabricada con dos materiales distintos y un patrónado especial que permitiría, en teoría, bajar por debajo de los 21 nm de spacing de metal. Eso colocaría el proceso en una “clase” capaz de competir con la fotolitografía EUV de 2 nm que usan actores como TSMC.
En este contexto surge otro concepto crítico: el Error de Colocación de Borde (EPE, Edge Placement Error). Este error se produce cuando las formas impresas en el chip no se alinean exactamente con la posición que se definió en el diseño. A medida que el espaciamiento entre líneas disminuye, el margen de error admisible se reduce hasta cantidades ridículas.
Si el EPE es demasiado grande, las líneas de metal pueden acabar tocándose o quedando demasiado cerca, provocando cortocircuitos o fallos de funcionamiento. La patente de Huawei aborda precisamente este reto, proponiendo un método para reducir ese error y permitir espaciados por debajo de 21 nm con litografía DUV.
El gran problema es que, aunque el planteamiento es ingenioso, trasladar un diseño teórico a una línea de producción con buen rendimiento es otra historia. Repetir varias veces la exposición sobre la misma capa multiplica los puntos de fallo, y al final el porcentaje de chips viables por oblea (el famoso yield) corre el riesgo de desplomarse, lo que haría el proceso económicamente muy poco atractivo.
Una patente no es una fábrica: límites y ambiciones de Huawei
Conviene recordar que las patentes de Huawei sobre estos procesos avanzados aún están en fase de examen. No han sido concedidas definitivamente ni mucho menos probadas en escenarios de producción masiva, de modo que estamos hablando de propuestas de ingeniería más que de capacidades industriales ya consolidadas.
El propio documento técnico deja entrever que lo que se busca es estirar al máximo el potencial de la litografía DUV. Se trata de utilizar máquinas más antiguas de forma mucho más agresiva, con múltiples pasos de exposición, en un ejercicio de pura supervivencia tecnológica ante la imposibilidad de comprar EUV.
Esta estrategia conlleva dos grandes inconvenientes: por un lado, la complejidad técnica y la altísima probabilidad de que el rendimiento inicial sea muy bajo; por otro, unos costes por chip potencialmente enormes, ya que se desperdiciaría una gran parte de la oblea hasta afinar el proceso.
Aun así, la apuesta de Huawei tiene una lectura estratégica evidente. Después de años en “modo supervivencia”, la compañía ha pasado a presumir abiertamente de sus avances, tanto en diseño de chips como en desarrollo de software. Su plataforma HarmonyOS, por ejemplo, se presenta como la otra mitad de la ecuación: una forma de compensar, al menos parcialmente, las limitaciones de litografía con una integración muy cuidada entre hardware y software.
En resumen, la ruta de Huawei hacia los 2 nm no consiste tanto en replicar línea por línea lo que hace TSMC con EUV, sino en buscar un atajo arriesgado que rompa, aunque sea parcialmente, el bloqueo tecnológico. Que lo consigan o no es una incógnita, pero el simple hecho de plantear estos procesos refleja hasta qué punto la miniaturización máxima se ha convertido en una cuestión política tanto como tecnológica.
Mirando el conjunto, los chips de 2 nm condensan todo lo que define hoy a la industria de los semiconductores: una carrera feroz por exprimir el silicio al límite físico, una dependencia crítica de tecnologías como la litografía EUV, movimientos agresivos de gigantes como TSMC, Intel y Samsung, la irrupción de nuevos actores como Rapidus y las maniobras defensivas de compañías como Huawei para esquivar embargos y restricciones. El futuro inmediato de los móviles más potentes, los centros de datos de IA y buena parte de la infraestructura digital global se jugará en esta escala diminuta, donde cada nanómetro —aunque el nombre ya no sea literal— marca la diferencia.
